FRP061
ポスターセッション③ 8月8日 61A 10:00-12:00
RFSoC内蔵の高速サンプリングADCの校正手順
Calibration Procedures for High-Speed Sampling ADCs Integrated in RFSoC
○漁師 雅次, 石坂 隆典, 岩城 孝志, 林 和孝（三菱電機ディフェンス&スペーステクノロジーズ株式会社）
○Masatsugu Ryoshi, Takanori Ishisaka, Takashi Iwaki, Kazutaka Hayashi（MITSUBISHI ELECTRIC DEFENSE AND SPACE TECHNOLOGIES）
Xilinx製のRFSoCに内蔵されている高速サンプリングADCは、高周波信号をデジタイズでき、複素デジタルダウンコンバートによりI/Q信号に変換して振幅および位相を検出できる。この技術は、高周波加速器制御や高周波信号のモニタリングにおいて利用され始めている。RFSoC内蔵のADCは、Cバンドまでの入力周波数に対応し、14ビットの分解能を持っている。高速サンプリングを実現するために、複数のADCを時分割でサンプリングし、あたかも一つのADCのように動作させるタイムインターリーブ方式を採用している。しかし、タイムインターリーブ方式のADCには、各ADCブロックのアナログ特性の違いによる振幅およびオフセットの違い、サンプリングタイミングのディレイの違いなどにより精度が劣化する欠点がある。これらの問題を校正する機能がRFSoCに内蔵されており、適切に運用することで最大限の性能を引き出すことが可能である。本報告では、校正機能の概説とその利用手順について説明する。